

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. GERARCHIA DI MEMORIE 3
2. TEMPO DI HIT E PENALITÀ DI MISS 7
3. MEMORIA VIRTUALE 9
BIBLIOGRAFIA 12

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. Gerarchia di memorie

Fin dal principio dell'era informatica i programmatori hanno sperato di avere a disposizione una quantità elevatissima di Memoria che richiedesse un ridottissimo tempo di accesso.

Queste esigenze sono in antitesi tra loro poiché l'aumento delle dimensioni comporta un aumento del tempo di accesso. Di conseguenza, le memorie più veloci sono più piccole ed in generale anche più costose.

I progressi della tecnologia hanno consentito di soddisfare sempre di più queste richieste.

Parallelamente, però, la sempre maggiore complessità delle applicazioni ha determinato anche l'aumento della dimensione dei programmi e dello spazio richiesto per la memorizzazione dei dati.

Quindi, una efficiente gestione dei dispositivi di memoria rimane un aspetto fondamentale per le prestazioni di un computer.

Grande importanza è stata data allo sviluppo di metodologie sia Hardware che Software che consentono di ottimizzare l'utilizzazione dei dispositivi di memoria.

Negli anni sessanta del Novecento iniziarono ad essere commercializzati i primi computer che implementavano una nuova metodologia di progettazione dei dispositivi di memorizzazione di un computer che cercava di trarre vantaggio da due caratteristiche che si riscontrano nella esecuzione dei programmi, denominate *località temporale* e *località spaziale,* che in maniera informale possono essere definite come segue:

- **località temporale**: quando nell'esecuzione di una istruzione si fa riferimento ad un elemento, c'è la tendenza a far riferimento dopo poco tempo a quello stesso elemento;
- **località spaziale**: quando nell'esecuzione di una istruzione si fa riferimento ad un elemento, c'è la tendenza a far riferimento dopo poco tempo ad altri elementi che sono memorizzati in locazioni con indirizzo vicino ad esso.

In particolare la *località spaziale* si rileva nella esecuzione dei cicli che elaborano dati contenuti in strutture dati come gli Array.

Inoltre, nell'esecuzione di un programma vengono eseguiti in sequenza blocchi di istruzioni vicine prima di effettuare dei salti.


Per trarre vantaggio da queste caratteristiche è opportuno che sia favorito l'accesso a dati e istruzioni memorizzati in locazioni vicine a quelle coinvolte nell'esecuzione dell'istruzione in atto.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Questo approccio ha portato all'organizzazione dei dispositivi di memoria in base ad una strutturazione detta **GERARCHIA DI MEMORIE** che consiste in una sequenza di livelli di Memoria ciascuno caratterizzato da una diversa velocità di accesso al dispositivo di memorizzazione e da una diversa dimensione.

Le Memorie ad accesso più veloce sono poste ai livelli più alti della gerarchia, che corrispondono ad una maggiore vicinanza alla CPU riducendo così anche il tempo di esecuzione essendo minore la distanza da percorrere per il trasferimento delle informazioni.




Ogni **livello della gerarchia** contiene tipicamente un SOTTOINSIEME dei dati memorizzato nel livello gerarchico sottostante. Quindi, solo il livello più basso contiene tutti i dati e le istruzioni necessarie per l'esecuzione di un programma.

Il livello più vicino alla CPU viene detto **Memoria *CACHE*** ed è costituito da locazioni accessibili mediante un indirizzo.

Una tipica **gerarchia a 3 livelli** pone al livello di memoria sottostante alla *cache* la **Memoria principale** accessibile mediante l'indirizzo delle locazioni, e al livello più basso l'***hard disk*** (disco rigido), che costituisce la Memoria di massa ad accesso più lento, ma con maggiore dimensione.

Per accedere ad un dato che non è presente in un livello bisogna scendere nel livello inferiore e se il dato viene trovato bisogna effettuarne una copia nel livello superiore. Questo meccanismo si applica a tutti i livelli che costituiscono la gerarchia come mostrato nel seguente schema:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Le locazioni della *cache* sono associate ad un **indirizzo *cache*** che le individua univocamente.

Occorre, quindi stabilire una regola per gestire questa corrispondenza allo scopo di stabilire se nella *cache* sono presenti le informazioni richieste dall'esecuzione di una istruzione.

La tecnica più semplice è detta **MAPPATURA DIRETTA della *cache*** (*direct mapped cache*) in base alla quale si pone:

indirizzo della locazione nella *cache* =

indirizzo I della locazione nella Memoria principale *modulo K*

dove *K* è il numero totale di locazioni presenti nella *cache*.

Ricordiamo che il risultato dell'operazione I *modulo K* è il resto ottenuto dalla divisione I/K.

Quindi, se il numero di locazioni nella *cache* è $K=2^s$ ed il numero di locazioni nella Memoria principale è $N=2^t$, l'indirizzo di una locazione nella *cache* è costituito dagli ultimi *s* bit dei *t* bit che costituiscono l'indirizzo nella Memoria principale:

$$\overbrace{t \text{ bit dell'indirizzo } I \text{ nella Memoria principale}}$$
$$\underbrace{s \text{ bit dell'indirizzo nella cache}}$$

Di conseguenza si ha che una locazione *cache* corrisponde a più locazioni della Memoria principale.

Più precisamente, ad ogni locazione della *cache* corrispondono 2^{t-s} locazioni della Memoria principale.


ESEMPIO

Il seguente schema mostra la corrispondenza *modulo* 8 tra gli indirizzi di una *cache* con K = 2^3 = 8 locazioni e una Memoria principale con N = 2^5 = 32 locazioni.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

In questo caso ad ogni locazione della *cache* corrispondono $2^{5-3} = 4$ locazioni della Memoria principale:



Per poter individuare a quale specifica locazione della Memoria principale si riferisce il contenuto copiato nella locazione della *cache*, occorre fornire i rimanenti bit dell'indirizzo.

A questo scopo si utilizza una **TABELLA aggiuntiva** associata alla *cache* in cui ogni riga della TABELLA è relativa ad una locazione nella *cache*, e ogni riga contiene 2 campi:

- campo ***TAG*** in cui sono memorizzati i rimanenti bit dell'indirizzo della locazione nella Memoria principale associata alla relativa locazione nella *cache*.
- campo ***BIT DI VALIDITÀ*** che:
  - ha valore 1 se la relativa locazione nella *cache* è occupata da un dato copiato dalla Memoria principale (cioè il contenuto della locazione nella *cache* rappresenta un dato valido),
  - ha valore 0 se la relativa locazione nella *cache* è libera.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. Tempo di hit e penalità di miss

Una gerarchia di livelli di memoria può essere costituita da un numero di livelli maggiore di due, ma i dati vengono di volta in volta trasferiti solo tra due livelli adiacenti.

La **più piccola quantità di memoria** che può essere presente o assente ad un livello è detta **BLOCCO**.

Un *blocco* della *cache* è associato ad un blocco di locazioni della Memoria principale di cui contiene una copia.

La CPU accede al livello più alto della gerarchia, e quanto più ci si allontana dalla CPU attraverso i livelli di Memoria sottostanti, tanto più aumenta il tempo necessario per accedere ai dati.


Se in un accesso ad un livello di memoria si ha che il dato richiesto è presente nel livello si dice che la richiesta ha avuto ***SUCCESSO***, e si denota questo evento con il corrispondente termine inglese ***HIT***.

Se, invece, il dato non è presente nel livello si dice che la richiesta ha determinato un ***FALLIMENTO***, e si denota questo evento con il corrispondente termine inglese ***MISS***.

Se una informazione non è presente in un livello bisogna scendere al livello sottostante ed effettuare un accesso per cercarla in questo livello.

Nel caso non sia presente nemmeno nel livello sottostante bisogna scendere ulteriormente attraverso i livelli inferiori fino a quando l'informazione non viene trovata.

La ricerca avviene passando sempre da un livello a quello inferiore ad esso adiacente come mostrato nel seguente schema riferito ad una gerarchia a 3 livelli:



Nel caso peggiore il dato sarà sicuramente trovato nel livello più basso della gerarchia perché contiene tutti i dati e tutte le istruzioni.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Due *metriche* per valutare le prestazioni di una gerarchia di memorie si riferiscono alla **FREQUENZA** dei **successi** e dei **fallimenti** negli **accessi in Memoria,** e sono date dai seguenti valori:

HIT RATE, è la *metrica* che misura il rapporto tra il numero di successi (*hit*) che si è avuto rispetto al numero totale di accessi effettuati:

- ***hit rate*** = numero di *hit* / numero totale di accessi

MISS RATE, è la *metrica* che misura il rapporto tra il numero di fallimenti (*miss*) che si è avuto rispetto al numero totale di accessi effettuati:

- ***miss rate*** = numero di *miss* / numero totale di accessi = 1 -*hit rate*.

Poiché tutti i programmi spendono molto tempo per l'accesso alle informazioni memorizzare (dati e istruzioni) il tempo speso in queste attività è una componente importante per la valutazione delle prestazioni.

Quindi, alle *metriche* che forniscono i valori adimensionali dei tassi determinati dalle frequenze degli eventi di *hit* e di *miss* che si verificano in un insieme di accessi ad un livello di Memoria, si affiancano due *metriche* che forniscono le misurazioni dei tempi richiesti dal verificarsi dei due eventi di *hit* e di *miss*, denominati *tempo di hit* e *penalità di miss*:

TEMPO DI HIT, è la *metrica* che fornisce il tempo che si spende per accedere al livello superiore della gerarchia di memoria nel caso che il dato venga trovato,

PENALITÀ DI MISS, è la *metrica* che fornisce il tempo necessario per sostituire un blocco del livello in cui si è effettuato l'accesso con un nuovo blocco copiato dal livello inferiore che contiene il dato cercato

La valutazione delle prestazioni di una gerarchia di memorie tiene conto del valore medio dei *tempi di hit* e delle *penalità di miss* relative ai vari livelli.

L'importanza dell'incidenza di questo valore sulla valutazione complessiva delle prestazioni di un computer ha determinato una notevole attività di studio dei sistemi di memorizzazione, allo scopo di avvicinare il più possibile le prestazioni medie dei livelli della gerarchia ai valori tipici dei livelli superiori.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

3. Memoria virtuale

La Memoria principale viene anche indicata con il termine RAM (acronimo dell'inglese *Random Access Memory* ovvero *memoria ad accesso casuale*), poiché permettere l'accesso diretto a qualunque locazione di memoria mediante il relativo indirizzo impiegando sempre lo stesso tempo di accesso.

La Memoria principale di un computer è collegata alla CPU tramite canali di comunicazione detti BUS e contiene dati ed istruzioni prelevati dalla memoria di massa, tipicamente costituita da *hard disk*.

La RAM è una memoria *volatile*. Questo significa che una volta terminata l'esecuzione del programma, i risultati dell'elaborazione che non vengono salvati sull'*hard disk* o su altra memoria non volatile vengono persi.

La dimensione della Memoria principale costituisce una caratteristica importante nella valutazione delle prestazioni poiché determina la quantità massima di dati cui la CPU può accedere in lettura o scrittura attraverso il relativo indirizzo.

Con il termine **MEMORIA VIRTUALE** si indica una tecnica di gestione della memoria capace di **simulare** uno spazio di Memoria principale **indirizzabile** maggiore di quello fisicamente presente o disponibile.


Questo risultato si raggiunge gestendo in aggiunta alla Memoria principale anche spazio di memoria di massa disponibile su altri dispositivi di solito costituiti da *hard disk*.

Le **locazioni della Memoria Virtuale** sono associate ai relativi indirizzi, detti ***indirizzi virtuali*** per distinguerli sia da quelli detti *indirizzi fisici* relativi alle locazioni nella Memoria principale, sia dal metodo che fornisce le informazioni memorizzate sull'*hard disk*.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La tecnica di gestione della Memoria Virtuale stabilisce una corrispondenza tra gli *indirizzi virtuali* e gli *indirizzi fisici* delle locazioni della Memoria principale detta ***traduzione degli indirizzi***, come mostrato in figura:



Sia le locazioni della Memoria Virtuale che quelle relative alla Memoria principale vengono suddivise in blocchi, storicamente chiamati **PAGINE**.

Nell'esecuzione di un programma può accadere che venga richiesto l'accesso ad una pagina della Memoria Virtuale che non corrispondente ad una pagina della Memoria principale ed in tal caso la pagina richiesta dovrà essere trovata nella memoria di massa costituita tipicamente dall'*hard disk*.

Questo evento viene denominato ***PAGE FAULT*** e determina un notevole rallentamento dell'esecuzione del programma.

Infatti, un *page fault* richiede la copia dei dati nella pagina richiesta dall'*hard disk* in una pagina della Memoria principale che sia associata ad una pagina della Memoria Virtuale.

Molte scelte che si effettuano nella progettazione di un sistema di gestione della Memoria Virtuale sono motivate dal cercare di ridurre il più possibile i ritardi derivanti da un *page fault*.

L'implementazione della tecnica della Memoria Virtuale si è affermata grazie ai vantaggi che offre nell'esecuzione parallela di più programmi su uno stesso computer.

In questo caso ogni programma può utilizzare in lettura o scrittura solo le locazioni della parte di Memoria principale che gli vengono assegnate in fase di compilazione, detto SPAZIO DI INDIRIZZAMENTO.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La tecnica della Memoria Virtuale assegna ad ogni programma uno **SPAZIO DI INDIRIZZAMENTO VIRTUALE** che viene gestito fornendo automaticamente la traduzione degli *indirizzi virtuali* in *indirizzi fisici* della Memoria principale.

Il processo di traduzione automatica garantisce la **protezione** dello spazio di indirizzamento assegnato ad un programma dalla possibilità di intrusione da parte di altri programmi.

Inoltre, consente di **superare** la dimensione fisica della Memoria Principale assegnando al programma un numero di pagine virtuali maggiori di quelle disponibili.

La gestione della Memoria Virtuale è una parte Architetturale degli attuali computer la cui implementazione richiede un dispositivo Hardware denominato **UNITÀ DI GESTIONE DELLA MEMORIA** (MMU *Memory Management Unit*) che fornisce la traduzione degli *indirizzi virtuali* in *indirizzi fisici* della Memoria principale.

L'*Unità di gestione della memoria* può sia essere inserita all'interno della CPU, sia essere realizzata in un circuito separato.

L'implementazione della Memoria Virtuale mediante l'*Unità di gestione della memoria* consente anche di risolvere il problema della ***frammentazione della memoria*** che si presenta dopo che blocchi di memoria precedentemente allocati sono stati liberati.

In questo caso la memoria libera può diventare *frammentata*, ovvero *discontinua*, quindi il blocco più grande di locazioni libere contigue può essere molto più piccolo del totale delle locazioni disponibili.

Mediante la Memoria Virtuale blocchi non contigui della Memoria principale possono essere mappati in indirizzi virtuali contigui.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).